-- ENTITY宣言部のLIBRARY宣言
 LIBRARY   IEEE, ARITHMETIC ;
 USE IEEE.STD_LOGIC_1164.ALL ;
 USE ARITHMETIC.STD_LOGIC_ARITH.ALL ;
 
 ENTITY   halfadder    IS    -- ENTITY名は、「halfadder」
      PORT (
            a     :  IN   STD_LOGIC ;  -- 入力信号
            b     :  IN   STD_LOGIC ;  -- 入力信号
            sum   :  OUT  STD_LOGIC ;  -- 加算信号(出力)
            carry :  OUT  STD_LOGIC    -- キャリー信号(出力)
           ) ;
 END  halfadder ;

 -- ARCHITECTURE本体部のLIBRARY宣言
 LIBRARY   IEEE, ARITHMETIC ;
 USE IEEE.STD_LOGIC_1164.ALL ;
 USE ARITHMETIC.STD_LOGIC_ARITH.ALL ;
 
 ARCHITECTURE    behave   OF  halfadder  IS
                          -- ARCHITECTURE名は、「behave」
                          -- ENTITY名は、「halfadder」
      SIGNAL    a_not, b_not  : STD_LOGIC ;
 BEGIN
     -- 同時実行文 〜 ここから 〜
     a_not  <=  NOT  a ;
     b_not  <=  NOT  b ;
     sum    <=  ( a  AND  b_not ) OR ( a_not AND b ) ;
     carry  <=  a  AND  b ;
     -- 同時実行文 〜 ここまで 〜
 END   behave ;